海之美文新闻资讯
Xilinx可程式逻辑器件设计与开发（基础篇）
《Xilinx可程式逻辑器件设计与开发（基础篇）》是2011年人民邮电出版社出版的图书，作者是王春平、张晓华、赵翔。
基本介绍
- 书名：Xilinx可程式逻辑器件设计与开发（基础篇）
- 作者：王春平、张晓华、赵翔
- ISBN：9787115246998
- 页数：458
- 出版社：人民邮电出版社
- 出版时间：2011年5月
- 开本：16
内容简介
《xilinx可程式逻辑器件设计与开发(基础篇)》介绍了xilinx主流fpga的结构与特点、xilinx fpga的开发流程及其常用相关开发工具(包括ip核生成器、fpga editor、rtl/architecture原理图查看器、chipscope、planahead等工具)的套用，还介绍了业界使用最广泛的仿真工具modelsim，最后介绍了xilinx的8位微控制器picoblaze。
《xilinx可程式逻辑器件设计与开发(基础篇)》配有1张光碟，其中收录了《xilinx可程式逻辑器件设计与开发(基础篇)》所涉及的参考资料、完整工程、原始码等。
《xilinx可程式逻辑器件设计与开发(基础篇)》可作为高等院校通信工程、电子工程、计算机、自动化、微电子与半导体等专业的参考书，也可作为硬体工程师、ic设计者的实用工具书。
目录
《xilinx可程式逻辑器件设计与开发(基础篇)》
第1章 spartan-3系列fpga 1
1.1 spartan-3 系列内部结构 2
1.1.1 可配置逻辑模组(clb) 2
1.1.2 时钟资源 7
1.1.3 数字时钟管理器(dcm) 10
1.1.4 bram(block ram)模组 13
1.1.5 嵌入式硬核乘法器 14
1.1.6 iob模组 15
1.2 spartan-3型fpga 18
1.3 spartan-3e型fpga 19
1.4 扩展spartan-3a型fpga 19
1.5 小结 21
第2章 spartan-6系列fpga 22
2.1 spartan-6系列内部模组 23
2.1.1 可配置逻辑模组(clb) 23
2.1.2 时钟资源 27
2.1.3 时钟管理器(cmt) 33
2.1.4 bram(block ram)模组 41
2.1.5 dsp模组xtremedsp 44
.2.1.6 selectio资源 47
2.1.7 mcb模组 56
2.1.8 gtp模组 56
2.1.9 pcie端点模组 57
2.2 spartan-6 lx/lxt型fpga 58
2.3 小结 58
第3章 virtex-4系列fpga 59
3.1 asmbl架构 60
3.2 virtex-4内部模组 61
3.2.1 可配置逻辑模组(clb) 61
3.2.2 时钟资源 66
3.2.3 数字时钟管理器(dcm) 70
3.2.4 相位匹配时钟分频器(pmcd) 71
3.2.5 bram(block ram)模组 72
3.2.6 dsp模组xtremedsp 74
3.2.7 selectio模组 78
3.2.8 rocketio模组 86
3.2.9 乙太网(ethernet mac)模组 88
3.2.10 处理器核(powerpc405) 91
3.3 virtex-4 lx型fpga 92
3.4 virtex-4 sx型fpga 92
3.5 virtex-4 fx型fpga 93
3.6 小结 94
第4章 virtex-5系列fpga 95
4.1 virtex-5系列器件内部逻辑结构 97
4.1.1 可配置逻辑模组(clb) 97
4.1.2 时钟资源 102
4.1.3 select io技术 108
4.1.4 rocket i/o技术 114
4.1.5 嵌入式dsp模组 115
4.1.6 嵌入式pcie模组 117
4.1.7 嵌入式powerpc模组 118
4.2 virtex-5 lx 119
4.3 virtex-5 lxt 120
4.4 virtex-5 sxt 120
4.5 virtex-5 txt 121
4.6 virtex-5 fxt 122
4.7 小结 123
第5章 virtex-6系列fpga 124
5.1 virtex-6内部模组 125
5.1.1 可配置逻辑模组(clb) 125
5.1.2 时钟资源 130
5.1.3 混合模式时钟管理器(mmcm) 135
5.1.4 bram(block ram)模组 139
5.1.5 dsp模组xtremedsp 140
5.1.6 selectio模组 146
5.1.7 gtx模组 152
5.1.8 gth模组 155
5.1.9 乙太网(ethernet mac)模组 155
5.1.10 pcie端点模组 158
5.2 virtex-6 lxt型fpga 158
5.3 virtex-6 sxt型fpga 159
5.4 virtex-6 hxt型fpga 159
5.5 小结 161
第6章 xilinx ise 11.x开发流程 162
6.1 设计输入 163
6.1.1 设计要求 163
6.1.2 认识ise软体界面 168
6.1.3 创建工程 169
6.2 添加约束 172
6.2.1 引脚约束 173
6.2.2 时序约束 176
6.3 xst综合 182
6.3.1 xst综合属性设定 182
6.3.2 xst综合流程 190
6.4 实现 192
6.4.1 翻译阶段 193
6.4.2 映射阶段 195
6.4.3 布局布线阶段 199
6.5 isim仿真 202
6.5.1 添加仿真档案 202
6.5.2 行为仿真 203
6.5.3 时序仿真 203
6.6 impact编程与配置 204
6.6.1 使用impact生成fpga配置档案 204
6.6.2 使用impact生成prom编程档案 204
6.6.3 使用impact配置/编程 207
6.7 小结 209
第7章 ise 11.x的辅助设计工具 210
7.1 ip核生成工具和结构化设计嚮导 210
7.1.1 用core generator建立一个工程 212
7.1.2 用core generator生成存储器 216
7.1.3 用core generator生成时钟管理单元 224
7.2 fpga底层编辑器(fpga editor) 241
7.2.1 认识fpga editor底层编辑器 242
7.2.2 fpga底层编辑器设计实例 245
7.3 rtl暂存器传输级原理图查看器 251
7.3.1 rtl暂存器传输级原理图查看器的使用 251
7.3.2 rtl暂存器传输级原理图查看器的使用技巧 256
7.4 technology门级原理图查看器 258
7.4.1 利用technology原理图查看器进行层次分析 258
7.4.2 利用technology原理图辅助时序分析 262
7.5 小结 265
第8章 编程与配置 266
8.1 xilinx fpga的配置模式 266
8.1.1 主动串列模式 267
8.1.2 被动串列模式 270
8.1.3 主动并行模式 271
8.1.4 被动并行模式 272
8.1.5 边界扫描模式 275
8.1.6 高级配置模式——spi 277
8.1.7 高级配置模式——bpi 281
8.1.8 高级配置模式——system ace 283
8.2 xilinx fpga器件的配置流程 283
8.3 xilinx fpga器件配置的硬体方案 285
8.4 xilinx器件的配置档案 287
8.5 impact软体简介 290
8.6 小结 296
第9章 chipscope pro调试设计 297
9.1 chipscope pro相关ip核 299
9.2 chipscope pro核生成器 302
9.2.1 icon属性 303
9.2.2 ila属性 304
9.2.3 vio属性 307
9.2.4 atc2属性 308
9.2.5 chipscope pro核心生成器套用实例 311
9.3 chipscope pro核心插入器 318
9.4 chipscope pro分析仪 328
9.5 利用fpga editor修改chipscope pro核信号连线 335
9.6 小结 336
第10章 planahead工具套用 337
10.1 planahead开发流程 337
10.2 planahead输入、输出档案 338
10.3 用planahead进行rtl代码开发与分析 340
10.4 套用planahead进行i/o规划 354
10.5 planahead与时序分析 363
10.6 套用planahead进行布局规划 368
10.7 planahead与chipscope 372
10.8 planahead导入导出功能 380
10.9 小结 380
第11章 第三方仿真工具modelsim 381
11.1 ise 11.x支持的仿真工具 382
11.2 modelsim仿真库的建立 382
11.3 认识modelsim常用视窗 387
11.4 modelsim功能仿真 394
11.4.1 基于verilog的功能仿真 394
11.4.2 基于vhdl的功能仿真 395
11.4.3 基本功能仿真流程 395
11.4.4 modelsim的项目管理 400
11.4.5 自定义仿真库 403
11.5 modelsim时序仿真 405
11.5.1 基于verilog的时序仿真 405
11.5.2 基于vhdl的时序仿真 406
11.5.3 基本时序仿真流程 407
11.5.4 sdf时序标注档案 409
11.6 modelsim波形编辑器与仿真 410
11.6.1 用波形编辑器创建激励的步骤 410
11.6.2 vcd档案 412
11.7 用命令行方式进行仿真 414
11.7.1 常用命令介绍 414
11.7.2 命令行仿真实例 416
11.7.3 modelsim中的do档案 416
11.8 ise与modelsim协同仿真 417
11.9 modelsim仿真存储器 420
11.10 vhdl/verilog混合仿真 425
11.11 仿真结果的存储 426
11.12 小结 428
第12章 picoblaze 8位微控制器 430
12.1 picoblaze特性 430
12.2 picoblaze硬体基本结构 431
12.2.1 picoblaze功能模组说明 431
12.2.2 picoblaze接口信号 432
12.2.3 picoblaze指令集 433
12.2.4 picoblaze中断 437
12.2.5 picoblaze scratchpad ram——暂存器 438
12.2.6 picoblaze输入/输出连线埠 440
12.2.7 picoblaze指令存储器配置方式 443
12.3 picoblaze性能 445
12.4 picoblaze在fpga设计中的套用 445
12.5 picoblaze开发工具 447
12.5.1 kcpsm3开发工具 447
12.5.2 mediatronix pblazide开发工具 448
12.6 picoblaze设计开发包 450
12.7 picoblaze设计实例 451
12.8 小结 458
转载请注明出处海之美文 » Xilinx可程式逻辑器件设计与开发（基础篇）