印次：1-1

印刷日期：2012-6-14

异步积体电路技术是和同步积体电路技术相对的积体电路设计技术。与同步积体电路相比，异步积体电路技术具有功耗低、电磁兼容性高、模组化和可重用性好、鲁棒性强等一系列优势，可以有效地解决同步积体电路和微处理器技术在超深亚微米阶段遇到的各种问题。本书内容是作者在异步积体电路和异步微处理器设计领域研究的经验和成果，主要包括异步电路设计和建模分析、异步微处理器体系结构、异步功能单元设计和片内互连、异步微处理器设计方法学、异步微处理器性能和功耗的评估及最佳化、多核异步微处理器的设计与实现等方面的内容。

本书可用作研究人员的科研参考书，也可作为计算机科学与技术专业和微电子专业高年级本科生和研究生教材使用。

随着积体电路技术的迅猛发展，在深亚微米的工艺条件下，单晶片集成的电晶体数越来越多，晶片面积越来越大，很难使用全局时钟同步晶片各个部分的操作，因而不可避免地出现了时钟扭曲、功耗过大、可重用性差、电磁兼容性差和可靠性低等问题。这对微处理器的设计和套用产生了重大影响。

异步积体电路技术是和同步积体电路技术相对的积体电路设计技术。异步积体电路由于天然地取消了时钟结构，与同步积体电路相比具有功耗低、电磁兼容性高、模组化和可重用性好、鲁棒性强等一系列优势，可以有效地解决同步积体电路和微处理器技术在超深亚微米阶段遇到的各种问题，也是未来高能效和绿色计算技术发展的重要途径。但是由于异步积体电路和异步微处理器设计的技术起点高，设计难度大，使其一直没有得到广泛的套用。解决异步微处理器设计中的关键问题对推动异步微处理器设计技术的进步具有重要的理论意义和实用价值。

本书作者所在的ATOM(Asynchronous Technology On Microprocessor)课题组自20世纪90年代起，就开始从事微处理器体系结构和VLSI实现的研究。从2004年以来，本课题组的老师和研究生们把学术研究的重点逐渐集中到异步微处理器设计上来，想要通过异步电路这种形式来解决最为複杂的数字积体电路--微处理器的设计过程中遇到的各种问题。该研究过程获得了多个项目的支持。其中主要的项目和成果包括以下三个方面。

1. 2005年国家自然科学基金重大研究计画项目“异步微处理器设计关键技术研究”。对异步微处理器体系结构、异步流水线设计、异步存储系统设计展开了研究，提出了面向宏单元的异步电路设计流程、解同步电路的最佳化设计方法、大规模异步电路综合技术、异步电路建模分析技术、异步微处理器设计方法学、低功耗特性和安全特性分析方法等，设计实现了异步微处理器原型系统。

2. 2007年国家863项目“低功耗异步数据触发体系结构研究”。主要研究了适合异步电路特性的微处理器体系结构。提出了数据触发体系结构，异步数据触发计算模型、异步功能单元设计、异步片内互连、异步低功耗存储系统等，设计实现了32位异步低功耗数据触发微处理器“腾跃-I" ，并在UMC 0.18μm工艺线流片生产。

3. 2008年国家自然科学基金项目“多核异步数据触发微处理器设计关键技术研究”。将异步数据触发微处理器扩展到多核结构，重点研究了数据驱动的异步电路技术、多核异步数据触发体系结构及其编程模型、多核异步数据触发微处理器的性能和功耗评估及最佳化技术等，设计实现了异步多核微处理器“腾跃-II" ，并在UMC 0.18μm工艺线流片生产。

通过一系列项目的研究，我们逐步解决了异步电路设计与实现、异步微处理器体系结构以及多核异步微处理器设计与实现等关键问题，在有关学术会议和期刊上发表了一系列的高水平学术论文，也得到国内外同行专家的认可。ATOM课题组还和英国曼彻斯特大学计算机学院从事异步微处理器研究的“先进处理器技术研究小组”(APT)进行了长期深入的交流，并先后选派3名博士生赴APT小组进行联合研究和培养。

目录异步微处理器设计异步积体电路和异步微处理器设计技术的研究仍在继续之中，我们相信该技术有很好的发展和套用前景。本书的宗旨是介绍异步电路和异步微处理器设计的主要思想和基本概念，在此基础上，介绍ATOM课题组在异步积体电路和异步微处理器设计领域取得的研究成果。

本书由王志英主编，并与王蕾共同策划和统筹。本书共分10章，内容安排如下： 第1章为概述；第2章介绍异步电路设计思想；第3章介绍基于宏单元的异步积体电路设计流程；第4章介绍异步控制电路设计；第5章介绍异步片上网路设计；第6章介绍解同步异步电路设计；第7章介绍异步电路的性能分析和最佳化；第8章介绍基于异步数据触发体系结构的异步微处理器的设计和实现；第9章介绍在异步电路的容错领域进行的探索，第10章对全书进行总结并提出未来异步电路可能的发展趋势。在写作上各作者分工如下： 第1章、第2章由王志英、王蕾撰写，第3章由王蕾、李勇撰写，第4章由阮坚撰写，第5章由石伟、张光达撰写，第6章由王蕾撰写，第7章由王蕾、晋钢撰写，第8章由石伟撰写，第9章由龚锐撰写，第10章由王蕾撰写。张光达、王友瑞、苏博等硕士研究生收集和整理了大量的资料，提供了良好的素材，并参与部分章节的撰写。

本书的编写得到了清华大学出版社的大力支持，并获得了国家科学技术学术着作出版基金的立项批准。

本书是国内第一部该领域的学术专着。本书可用作研究人员的科研参考书，也可作为计算机科学与技术专业和微电子专业高年级本科生和研究生教材使用。

由于作者的能力和知识面有限，书中难免存在错误和缺陷，恳请读者批评指正。

第1章 概述1

1.1 异步电路出现的背景1

1.1.1 同步电路的问题2

1.1.2 异步电路的优势和问题2

1.2 异步电路的发展概况4

1.3 微处理器发展史5

1.4 处理器设计6

1.4.1 数字系统设计过程6

1.4.2 体系结构实现、逻辑实现和物理实现7

1.4.3 指令集设计8

1.4.4 微处理器性能9

1.5 异步处理器的发展概况11

1.5.1 Amulet微处理器简介11

1.5.2 Amulet 1(1993)12

1.5.3 Amulet 2e(1996)12

1.5.4 Amulet 3i(2000)12

1.5.5 其他几种异步处理器13

1.6 为什幺用异步微处理器作为设计实例14

1.7 小结14

参考文献14

第2章 异步电路设计思想17

2.1 基本概念17

2.1.1 握手协定17

2.1.2 数据编码方式18

2.1.3 C门19

2.1.4 握手协定和编码方式的组合21

2.1.5 完成检测24

2.2 异步电路基本模型26

2.2.1 延迟模型26

2.2.2 异步电路的分类26

2.3 信号转换图28

2.4 异步电路设计方法30

2.4.1 异步电路设计方法发展历程30

2.4.2 语法驱动转换的异步电路设计方法32

2.4.3 同步-异步电路转换的异步电路设计方法34

2.4.4 基于定製的细粒度高性能异步电路设计方法38

2.5 异步电路的测试39

2.6 小结40

参考文献40

目录异步微处理器设计第3章 基于宏单元的异步积体电路设计流程44

3.1 设计流程44

3.1.1 数据通路设计方法46

3.1.2 控制通路设计方法46

3.2 宏单元全定製46

3.3 基于宏单元的异步电路设计自动化流程47

3.3.1 异步数据通路自动生成49

3.3.2 异步控制通路自动生成52

3.3.3 相关工作比较52

3.4 设计实例： 异步乘法器53

3.4.1 乘法算法设计53

3.4.2 异步乘法器体系结构55

3.4.3 异步乘法器的实现62

3.4.4 对异步乘法器的评测67

3.5 设计实例： 异步加法单元71

3.6 设计实例： 异步乘累加单元设计72

3.7 设计实例： 异步ALU单元设计74

3.8 设计实例： 异步DLX流水线75

3.8.1 DLX流水线75

3.8.2 异步DLX流水线设计实现77

3.8.3 面积比较78

3.8.4 性能比较78

3.9 小结80

参考文献80

第4章 异步控制电路设计82

4.1 Burst-Mode状态机层次化分解技术82

4.1.1 Burst-Mode状态机逐级分解83

4.1.2 接口状态机设计85

4.1.3 层次化分解实例87

4.2 Burst-Mode状态机直接映射技术93

4.2.1 电晶体级直接映射技术94

4.2.2 门级直接映射技术101

4.3 Burst-Mode异步控制电路设计方法104

4.3.1 基本设计流程104

4.3.2 接口状态机设计105

4.3.3 Burst-Mode电路实现108

4.3.4 设计实例与结果分析111

4.4 小结113

参考文献113

第5章 异步片上网路设计115

5.1 片上网路简介115

5.1.1 片上网路的基本要素115

5.1.2 片上网路的分类116

5.2 异步片上网路118

5.2.1 异步片上网路研究现状118

5.2.2 异步片上网路体系结构119

5.3 片上网路设计123

5.3.1 同步片上网路体系结构123

5.3.2 基于层次位线的片上缓冲结构126

5.3.3 同步路由器的设计130

5.3.4 异步路由器的设计141

5.4 相关实验设计148

5.5 片上网路未来的研究方向154

5.5.1 完善的异步片上网路设计流程154

5.5.2 异步片上网路的评测155

5.6 小结156

参考文献156

第6章 解同步异步电路设计160

6.1 基于延迟匹配的解同步异步电路设计和最佳化160

6.1.1 局部控制器握手协定及延迟单元的改进161

6.1.2 控制通路抽象模型和等价性证明164

6.1.3 局部控制器聚集最佳化算法170

6.1.4 32位乘法器设计实例177

6.2 基于完成检测的解同步异步电路设计和最佳化179

6.2.1 基于显式完成检测的NCL电路179

6.2.2 NCLX电路的延迟抽象模型183

6.2.3 基于延迟分析的NCLX电路最佳化方法187

6.3 小结192

参考文献193

第7章 异步电路的性能分析和最佳化195

7.1 基于排队网路的异步电路性能分析195

7.1.1 异步时延电路的性能分析195

7.1.2 排队网路的基本理论197

7.1.3 基于闭环排队网路的分析技术200

7.1.4 基于开环排队网路的分析技术208

7.1.5 相关工作和比较215

7.2 基于Petri网的异步电路性能分析215

7.2.1 Petri网的基本理论216

7.2.2 异步电路和Petri网220

7.2.3 时钟周期分析技术222

7.3 解同步异步电路流水线的性能分析228

7.3.1 解同步异步电路流水线的排队网路描述229

7.3.2 排队网路描述的等价随机标记图模型231

7.4 异步电路的性能最佳化237

7.4.1 异步时延电路的性能最佳化技术237

7.4.2 解同步异步流水线缓冲最佳化方法247

7.5 相关工作和比较253

7.5.1 异步电路时钟周期分析技术253

7.5.2 异步电路流水线最佳化技术254

7.6 小结254

参考文献255

第8章 腾越-II异步微处理器259

8.1 数据触发体系结构259

8.1.1 数据触发思想260

8.1.2 指令集格式261

8.1.3 DTA流水线结构262

8.1.4 功能单元与暂存器档案263

8.1.5 局部传输网路265

8.2 异步数据触发体系结构265

8.2.1 微处理器体系结构软硬体折衷265

8.2.2 DTA异步化设计问题分析267

8.2.3 异步数据触发体系结构269

8.3 微体系结构及电路实现270

8.3.1 异步DTA流水线结构270

8.3.2 功能单元最佳化271

8.3.3 数据源选择策略272

8.4 腾越-II异步微处理器实现及评测273

8.4.1 腾越-II总体结构274

8.4.2 数据触发计算核心274

8.4.3 Cache系统277

8.4.4 外围设备279

8.4.5 VLSI实现280

8.4.6 测试和验证283

8.5 小结286

参考文献286

第9章 异步电路在容错领域的套用288

9.1 基于异步C单元的双模冗余结构288

9.1.1 DMR冗余结构288

9.1.2 DMR结构可靠性分析290

9.2 基于异步双沿触发暂存器的时空三模冗余结构294

9.2.1 TSTMR冗余结构294

9.2.2 TSTMR结构可靠性分析297

9.3 异步标準单元设计与实现301

9.4 实验与分析302

9.4.1 晶片面积评估302

9.4.2 性能评估303

9.4.3 容软错误能力评估304

9.5 与相关工作的比较305

9.6 小结305

参考文献306

第10章 未来异步微处理器技术研究307

10.1 异步多核微处理器系统结构研究307

10.2 异步电路自动化设计技术与理论307

10.3 异步片上网路和GALS设计308

10.4 纳米工艺下的同步器技术308

10.5 其他的研究方向309

10.6 小结309

参考文献310

附录A 异步数据触发体系结构的暂存器定义312

A.1 DTA控制暂存器312

A.2 DTA状态暂存器314

附录B 异步数据触发功能单元316

B.1 整数单元316

B.2 浮点单元333

B.3 整数比较单元334

B.4 浮点比较单元336

B.5 CORDIC单元337

B.6 存储单元341

B.7 整数除法单元343

B.8 浮点除法单元344

附录C 异步数据触发体系结构工具链345

C.1 硬体支持部分345

C.2 软体支持部分346

附录D 腾越II mach档案描述348

附录E 彙编示例: 32位矩阵乘法354