SPI，是一种高速的，全双工，同步的通信汇流排，并且在晶片的管脚上只占用四根线，节约了晶片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，越来越多的晶片集成了这种通信协定。其工作模式有两种：主模式和从模式。SPI是一种允许一个主设备启动一个从设备的同步通讯的协定，从而完成数据的交换。也就是SPI是一种规定好的通讯方式。这种通信方式的优点是占用连线埠较少，一般4根就够基本通讯了（不算电源线）。同时传输速度也很高。一般来说要求主设备要有SPI控制器（也可用模拟方式），就可以与基于SPI的晶片通讯。

SPI系统可直接与各个厂家生产的多种标準外围器件直接接口,一般使用4条线:串列时钟线(SCK)、主机输 入/从机输出数据线MISO（DO）、主机输出/从机输入数据线MOSI（DI）和低电平有效的从机选择线CS。MISO和MOSI用于串列接收和传送数据，先为MSB(高位)，后为LSB(低位)。在SPI设定为主机方式时，MISO是主机数据输入给，MOSI是主机数据输出线。SCK用于提供时钟脉冲将数据一位位地传送。

利用SPI汇流排可在软体的控制下构成各种系统。如1个主MCU和几个从MCU、几个从MCU相互连线构成多 主机系统（分散式系统）、1个主MCU和1个或几个从I/O设备所构成的各种系统等。在大多数套用场合，可使用1个MCU作为主控机来控制数据，并向1个或几个从外围器件传送该数据。从器件只有在主机发命令时才能接收或传送数据。其数据的传输格式是高位（MSB）在前，低位（LSB）在后。

当一个主控机通过SPI与几种不同的串列I/O晶片相连时，必须使用每片的允许控制端，这可通过MCU的I/O连线埠输出线来实现。但应特别注意这些串列I/O晶片的输入输出特性：首先是输入晶片的串列数据输出是否有三态控制端。平时未选中晶片时，输出端应处于高阻态。若没有三态控制端，则应外加三态门。否则MCU的MISO端只能连线1个输入晶片。其次是输出晶片的串列数据输入是否有允许控制端。因为只有在此晶片允许时，SCK脉冲才把串列数据移入该晶片；在禁止时，SCK对晶片无影响。若没有允许控制端，则应在外围用门电路对SCK进行控制，然后再加到晶片的时钟输入端；当然，也可以只在SPI汇流排上连线1个晶片，而不再连线其它输入或输出晶片。

SPI是一个环形汇流排结构，其时序其实很简单，主要是在SCK的控制下，两个双向移位暂存器进行数据交换。SPI数据传输原理很简单，它需要至少4根线，事实上3根也可以。也是所有基于SPI的设备共有的，它们是SDI（数据输入），SDO（数据输出），SCK（时钟），CS（片选）。其中CS是控制晶片是否被选中的，也就是说只有片选信号为预先规定的使能信号时（高电位或低电位），对此晶片的操作才有效。这就允许在同一汇流排上连线多个SPI设备成为可能。在SPI方式下数据是一位一位的传输的。这就是SCK时钟线存在的原因，由SCK提供时钟脉冲，SDI，SDO则基于此脉冲完成数据传输。数据输出通过SDO线，数据在时钟上沿或下沿时改变，在紧接着的下沿或上沿被读取。完成一位数据传输，输入也使用同样原理。这样，在至少8次时钟信号的改变（上沿和下沿为一次），就可以完成8位数据的传输。

假设8位暂存器内装的是待传送的数据10101010，上升沿传送、下降沿接收、高位先传送。那幺第一个上升沿来的时候数据将会是高位数据SDO=1。下降沿到来的时候，SDI上的电平将被存到暂存器中去，那幺这时暂存器=0101010SDI，这样在8个时钟脉冲以后，两个暂存器的内容互相交换一次。这样就完成里一个SPI时序。

作为一个抽象的模型，SPI模型没有说明不同系统的神经解剖结构，但它认为多重记忆系统并行的存在于不容的脑区中。研究者的发现越来越支持了这一观点。例如，斯奎瑞（Squire，1992）通过对实验动物、遗忘症病人和正常被试的陈述性记忆和程式性记忆进行了大量研究，结果发现，这两种记忆不仅存在着非常显着的分离现象，并且它们相对应的脑解剖区域也不同。例如，新纹状体损伤的病人和内侧颞叶受损的遗忘症病人相比，前者的陈述性记忆要好于后者，但是其机能作业方面则要远逊于后者。